設計驗證崗位職責6篇

在當下社會，很多地方都會使用到崗位職責，制定崗位職責有利於提高工作效率和工作質量。崗位職責到底怎麼制定才合適呢？下面是小編收集整理的設計驗證崗位職責，僅供參考，大家一起來看看吧。

設計驗證崗位職責1

ic設計驗證工程師西安紫光國芯半導體有限公司西安紫光國芯半導體有限公司,華芯半導體,西安紫光國芯,西安紫光國芯半導體有限公司,紫光國芯以下招聘職位均爲公司設計服務部門的工程師職位,爲上海大型國際ic公司以及國內頂端ic公司提供on-site設計服務。

西安紫光國芯的設計服務部門能夠提供高端設計服務,具備從設計規格到芯片流片完整流程的設計經驗,包括:設計實現、功能驗證、綜合和dft、物理實現、時序和物理檢查、流片。公司在過去幾年中成功爲客戶完成了十幾款soc在65nm/40nm/28nm/14nm工藝上的soc芯片設計和流片,幫助客戶低成本的、高效的實現產品化,是目前國內最大的設計服務外包服務商,所服務的客戶均爲國際知名大型芯片設計公司以及國內頂端芯片設計公司,具備一流的`技術及設計環境以及良好的文化氛圍,我們的員工在客戶端承擔核心技術板塊,使其可以快速穩定成長。

我們各個業務板塊均提供先進的設計開發環境,良好的企業文化以及人文關懷,優厚的薪酬待遇,完善的休假體系,全面的社會及商業保險。誠邀有志ic事業的人才加盟共同發展!

responsibilities:

1. according to the design specification, be responsible for the verification plan and verification objective definition.

2. test-bench development (modeling, assertions, checkers, monitors, score-board, regressions, coverage), test-case development (sequence, vrad) and integration.

3. work with random verification methodology(vmm, ovm, uvm, erm)

4. work as an independent verification engineers to check the design functionality at soc module level and chip level.

5. work as interface with front-end and back-end engineer to optimize or review the design architecture and implementation.

6. verilog or vhdl coding according to design specification or external/internal ip integration.

7. support the post simulation with gate-level verilog or vhdl net list.

requirements:

1. either bachelor, master or phd in microelectronics, electronic engineering, or related field, 2+ years of verification working experience.

2. experience with verification language (specman/e-language, system-verilog, vera)

3. experience with rtl coding and simulators (modelsim, nc-sim).

4. basic knowledge of script language (perl, tcl, c-language and so on)

5. knowledge about 2g/3g/lte handset baseband architecture, arm, ahb architecture is a plus.

6. knowledge about baseband chip peripheral (usb2.0/usb3.0, ssic, mipi) is a plus.

7. team oriented, love to work in young, international and highly motivated teams.

8. good command of english

設計驗證崗位職責2

芯片設計驗證工程師杭州國芯科技股份有限公司杭州國芯科技股份有限公司,nationalchip,國芯科技,杭州國芯,國芯崗位職責:負責芯片的設計驗證與驗證計劃制定。

任職要求:

1.本科及以上學歷,電子相關專業,熟悉ic設計與驗證技術;

2.熟悉verilog和麪向對象編程,有芯片設計驗證項目經驗者優先;

3.掌握system verilog或熟悉uvm、vmm者優先。

設計驗證崗位職責3

epb算法設計與驗證工程師上海匯衆上海匯衆汽車製造有限公司,上海匯衆,匯衆招聘崗位: epb算法設計與驗證工程師

工作地點:上海市浦東南路1493號

數量: 2人

學歷要求:碩士及以上學歷

專業要求:車輛工程、控制工程或相關專業

英語能力:英語cet6以上

經歷要求:有3年以上底盤電控產品開發經歷

性別要求:不限

年齡要求:不限

經驗要求: 3年以上底盤電控產品的控制算法的設計驗證經驗

其他要求:熱愛這個行業、勤學肯幹,具有團隊協作精神

工作職責:

1)根據電子駐車系統(epb)算法代碼進行控制算法驗證工作;

2)利用相關的工具,如tessy,qac,polyspace等進行軟件單元測試;

3)編寫算法軟件單元測試用例;

4)撰寫控制算法軟件驗證相關的報告和文檔;

5)熟悉軟件釋放流程,管控軟件發佈質量。

優先經驗和技能:

1)精通控制理論;具有汽車系統動力學、制動系統等專業知識;

2)具有開發電子制動系統項目的經歷者優先,包括epb、abs、tcs、esp等;

3)熟練使用matlab/simulink等建模工具;熟練使用tessy,qac,polyspace等測試軟件;熟悉c語言;

4)熟悉misra c規則;

5)有歐美外資、合資企業的工作經歷者優先。

設計驗證崗位職責4

芯片設計驗證工程師瀚芯諮詢上海瀚芯商務諮詢有限公司,瀚芯諮詢,瀚芯soc芯片設計驗證工程師asic verification engineer

position: ic design verification engineer, or above level

location: shanghai

responsibilities:

-understanding the expected functionality of designs.

-developing testing and regression plans.

-verification with verilog / system verilog / uvm

-setup verification testbench in module level and chip level, define and execute verification plan with full functional coverage.

-designing and developing verification environment.

-running rtl and gate-level simulations/regression.

-code/functional coverage development, analysis and closure.

requirements:

-ic verification skills and basic knowledge of logic and circuit design, good communication and problem solving skills.

-system verilog, vmm/ovm/uvm verification methdology.

-industry standard asic design and verification

-master's degree with 5+ years of experience

設計驗證崗位職責5

職責描述:

從事國家重大工程項目的fpga/ic設計及驗證工作，主要包括文檔審查、靜態時序分析、功能仿真、形式化驗證、板級測試等;

任職要求:

1)熟悉verilog/vhdl中的一門語言，瞭解psl、sva等斷言;

2)具有較爲紮實的數字芯片設計驗證基礎，熟悉fpga設計驗證流程;

3)熟悉ise、libero、quartus等fpga開發工具，modelsim/vcs仿真工具之一;

4)具有良好的團隊合作精神、溝通協調能力及文字表達能力;

5)電路、通信、信號處理、計算機、微電子及相關專業;

6)具有英語四級以上水平。