数字系统设计综合实验报告
实验1 加法器设计
1) 实验目的
(1) 复习加法器的分类及工作原理。
(2) 掌握用图形法设计半加器的方法。
(3) 掌握用元件例化法设计全加器的方法。
(4) 掌握用元件例化法设计多位加法器的方法。
(5) 掌握用Verilog HDL语言设计多位加法器的方法。
(6) 学习运用波形仿真验证程序的正确性。
(7) 学习定时分析工具的`使用方法。
2) 实验原理
加法器是能够实现二进制加法运算的电路,是构成计算机中算术运算电路的基本单元。目前,在数字计算机中,无论加、减、乘、除法运算,都是化为若干步加法运算来完成的。加法器可分为1位加法器和多位加法器两大类。1位加法器有可分为半加器和全加器两种,多位加法器可分为串行进位加法器和超前进位加法器两种。
(1)半加器
如果不考虑来自低位的进位而将两个1位二进制数相加,称半加。实现半加运算的电路则称为半加器。若设A和B是两个1位的加数,S是两者相加的和,C是向高位的进位。则由二进制加法运算规则可以得到。
(2)全加器
在将两个1位二进制数相加时,除了最低位以外,每一位都应该考虑来自低位的进位,即将两个对应位的加数和来自低位的进位三个数相加,这种运算称全加。实现全加运算的电路则称为全加器。
若设A、B、CI分别是两个1位的加数、来自低位的进位,S是相加
的和,C是向高位的进位。则由二进制加法运算规则可以得到:
3)
(1)
(2)
(3) 实验内容及步骤 用图形法设计半加器,仿真设计结果。 用原件例化的方法设计全加器,仿真设计结果 用原件例化的方法设计一个4为二进制加法器,仿真设计结果,
进行定时分析。
(4) 用Verilog HDL语言设计一个4为二进制加法器,仿真设计结
果,进行定时分析。
(5) 分别下载用上述两种方法设计4为加法器,并进行在线测试。
4)设计
1)用图形法设计的半加器,如下图1所示,由其生成的符号如图2
所示。
2)用元件例化的方法设计的全加器如图3所示,由其生成的符号如图4所示。
图三:
图四:
5)全加器时序仿真波形如图下图所示
6)心得体会:
第一次做数字系统设计实验,老师给我们讲了用图形法设计的全过程。在这次过程中,我进一步加强对理论知识的学习,将理论与实践结合起来。实验过程中遇到了一个小问题是生成半加器符号,后来发现缺了File/Create Default这一步。通过这一次的失误,我明白了做事要认真!最后将实验做出来了,体味了成功的喜悦!通过这次实验我复习了加法器的分类及工作原理,
并掌握了用图形法设计半加器的方法,掌握了用元件例化法设计全加器的方法,掌握了用元件例化法设计多位加法器的方法,掌握了用Verilog HDL语言设计多位加法器的方法,学习了运用波形仿真验证程序的正确性,学习定时分析工具的使用方法。
-
ecshop数据库备份和数据库恢复的方法
1、数据库备份(1)备份类型:有四种备份类型:全部备份:就是备份ECShop所有的表。一般选择这个方式,这个方式可以在灾难恢复的时候快速恢复。标准备份:备份一些常用的表。最小备份:备份重要的一些数据表。自定义备份:可以指定备份那些表。这种方法比较灵活。(2)其他选项:使...
-
学生评语管理系统概述
学生评语管理系统概述1.引言学生的操行评语是学生一个学期以来各方面表现的总结,对学生总结过去,确定今后的努力方向起着很重要的作用。因此一个个性化、智能化的学生评语编辑软件是很必要的。它不但可以减轻办主任的工作负担,迅速的写出评语,还可以方便的管理学...
-
win8系统bios中文图解
win8系列之所以开机速度很快是因为开启了快速启动,在这种情况下是不能像我们以前那样F12或者F8进入基本的.输入输出系统(Bios)的,这里提供一种简便的方法,如下:首先将鼠标移动到屏幕右下角点击设置然后,点击更改电脑设置进入电脑设置界面,点击常规,然后点击立即重启重...
-
数据库技术信息的管理论文
一、信息管理中计算机数据库技术的运用建议(一)增强数据的完整性。在数据库运行过程中,最基本的要求就是数据的完整、准确。数据是数据库的主要内容,数据的完整是保证数据库顺利运行的基础条件,用户在编制信息时候尽量编辑完整信息,这样数据库才有更高的价值,信息管理...