單片機FPGA守時電路設計分析論文

1守時電路設計分析

在本研究中藉助GPS體系作爲基本授時體系，因此需要在系統中置入GPS接收機。GPS接收機的功能主要體現於兩方面，首先它可以對精確時間進行有效輸出，另外得到相關的時間質量信息，同時可獲取標準時間信號。通常情況下將GPS位置精度設置爲10m，將時間精度設定爲1us，而速度精度則設定爲0.1m/s，更新頻率爲1HZ。另外熱開機時間可設定爲1s，暖開機時間爲38s，冷開機時間爲42s。工作電壓按照實際要求進行匹配。在系統中加入晶振（MV180），該晶振標準頻率爲10MHZ，穩定性低於1*10^-10，工作電壓爲12V，外部工作電壓爲0至5V，參考電壓爲5V，工作溫度範圍爲-10至60℃，穩定性爲±2*10^-10，老化率爲±3*10^-8/y，預熱時間精度低於±1*10^-8（25℃以下），預熱階段峯值電流消耗應低於700mA，靜態電流消耗應低於250mA（25℃以下）。另外置入特定芯片使守時電路工作得到進一步優化，芯片選取DAC7512，該芯片電壓需求較低且功耗較小，通常情況下采取施密特觸發輸入，可對緩衝電壓進行數模轉換並可對寄存器寫操作進行有效控制。

芯片本身可對數據進行放大並進行緩衝，這樣便可保證信號輸出的質量，使其能夠完整輸出。由於該芯片可將輸出端斷開並斷開緩衝放大器，將固定電阻接入其中使精度輸出放大器可採取軌對軌的模式進行輸出，利用串行接口使得作爲通信接口連接，在工作過程中其時鐘速率可達30MHz。爲了使守時電路工作完善化可在整個守時系統中置入FPGA器件。植入該集成電路芯片可使得系統的靈活性大大增強，由於FPGA具備了高度集成化的特點，規模大、體積小，具有較低的功耗，且處理迅速，可進行反覆編程，因此將其置入系統當中可有效控制系統功耗並降低系統應用成本。另外FPGA具備了邏輯單元與嵌入式儲存器、乘法器以及高速手法器等，可提供多種協議保證其適用範圍。在FPGA實際應用過程中開發軟件先將硬件描述語言及原理圖輸入其中，再編譯爲數據流，並通過隨機儲存來確認設計電路的`邏輯關係。當出現斷電情況後隨機儲存將會消失，此時FPGA也就變成了白片，那麼可結合隨機儲存器中的差異來得到不同的設計電路邏輯關係從而得到可編程特性。

2結語

在很多行業及領域當中守時系統發揮着重要的作用，上述研究基於單片機與FPGA組合對守時電路進行設計，並以GPS爲時間源所得到的守時系統具有高精度、低功耗等特點，使得標準時鐘的缺陷得到了有效彌補。