超低功耗與高集成模擬前端電路設計理工論文

超低功耗、高集成的模擬前端芯片ＭＡＸ５８６５是針對便攜式通信設備?廊縭只?ⅲ校模痢ⅲ祝蹋粒我約埃常俏尷咧斬?渡杓頻模?酒?誆考?閃慫?罰肝喚郵眨粒模煤退?罰保拔環⑺停模粒茫?稍冢矗埃停螅穡笞?凰俾氏綠峁┏?凸?撓敫?叩畝??閱堋Ｐ酒?械模粒模媚Ｄ饈淙敕糯篤魑??罘紙峁梗?梢越郵埽保鄭校?新?砍絛藕牛歡?模粒媚Ｄ饈涑鱸蚴僑?罘中藕牛?冢保?矗止材５繆瓜碌穆?砍淌涑齜段??矗埃埃恚幀＠?眉嬡縈冢櫻校桑裕禿停停桑茫遙希祝桑遙牛裕偷模誠嘰?薪涌誑啥怨ぷ髂Ｊ澆?鋅刂疲?⒖山?械繚垂芾恚??笨梢匝≡窆囟稀⒖障小⒋??⒎⑺汀⒔郵佔笆輾⒛Ｊ健Ｍü?誠嘰?誚?骷?渲夢?⑺汀⒔郵棧蚴輾⒛Ｊ劍?墒梗停粒兀擔福叮倒ぷ髟冢疲模幕潁裕模南低場Ｔ冢裕模哪Ｊ較攏?郵沼敕⑺停模粒每梢怨燦檬?腫芟擼?⒖山??鄭桑?系氖?考跎俚揭蛔椋保拔徊⑿卸嗦犯從米芟擼歡?冢疲模哪Ｊ較攏?停粒兀擔福叮檔氖?鄭桑?峽梢員慌渲夢?保肝徊⑿卸嗦犯從米芟擼?月?闥?肝唬粒模糜腖?保拔唬模粒玫男枰??/p>

１、 ＭＡＸ５８６５的工作原理

圖１所示爲ＭＡＸ５８６５內部結構原理框圖，其中，ＡＤＣ採用七級、全差分、流水線結構，可以在低功耗下進行高速轉換。每半個時鐘週期對輸入信號進行一次採樣。包括輸出鎖存延時在內，通道Ｉ的總延遲時間爲５個時鐘週期，而通道Ｑ則爲５．５個時鐘週期，圖２給出了ＡＤＣ時鐘、模擬輸入以及相應輸出數據之間的時序關係。ＡＤＣ的滿量程模擬輸入範圍爲ＶＲＥＦ，共模輸入範圍爲ＶＤＤ／２±０．２Ｖ。ＶＲＥＦ爲ＶＲＥＦＰ與ＶＲＥＦＮ之差。由於ＭＡＸ５８６５中的ＡＤＣ前端帶有寬帶Ｔ／Ｈ放大器，因此，ＡＤＣ能夠跟蹤並採樣／保持高頻模擬輸入?＞奈克固仄德?。使用時可以通共罘址絞交虻ザ朔絞角??鉸罰粒模檬淙?ＩＡ ＱＡ＋ ＩＡ－與ＱＡ－?。瘟嘶竦米羆研閱埽?Ω檬梗桑粒?耄桑粒?約埃眩粒?耄眩粒?淶淖榪瓜嗥ヅ洌?⒔?材５繆股瓚ㄎ?繚吹繆溝囊話?ＶＤＤ＃?。ＡＤＣ首致嘸?涑觶模粒啊?模粒返穆嘸?縉接桑希鄭模木齠ǎ?希鄭模牡娜≈搗段??保?福種粒鄭模模?涑霰嗦胛??貧??坡搿Ｊ?質涑觶模粒啊?模粒返娜菪願涸乇匭刖】贍艿?＜１５ｐＦ?Ｒ員苊獯蟮氖?值緦鞣蠢〉劍停粒兀擔福叮檔哪Ｄ獠糠侄?檔拖低車畝??閱堋Ｍü??質涑齠說幕撼迤骺山?漵氪蟮娜菪願涸叵喔衾搿６?謔?質涑齠絲拷?停粒兀擔福叮檔牡胤醬??桓觶保埃唉傅繾瑁?蠐兄?詬納疲粒模眯閱堋?/p>

ＭＡＸ５８６５的１０位ＤＡＣ可以工作在高達４０ＭＨｚ的時鐘速率下，兩路ＤＡＣ的數字輸入ＤＤ０～ＤＤ９將複用１０位總線。電壓基準決定了數據轉換器的滿量程輸出。ＤＡＣ採用電流陣列技術，用１ｍＡ?１＃埃玻矗只?枷?鋁砍淌涑齙緦髑??矗埃唉改誆康繾榪傻玫健潰矗埃埃恚值穆?砍灘罘質涑齙繆埂６?捎貌罘質涑鏨杓剖保??Ｄ饈涑銎?迷冢保?矗止材５繆梗?蚩汕??淙胱榪勾笥冢罰埃毽傅牟罘質淙爰叮?傭?蚧?遙普?簧媳淦燈饔肽Ｄ餷岸說緶返慕涌凇＃遙粕媳淦燈饜枰?保?常種粒保?擔值?共模偏壓，內部直流共模偏壓在保持每個發送ＤＡＣ整個動態範圍的同時可以省去分立的電平偏移設置電阻，而且不需要編碼發生器產生電平偏移。圖２（ｂ）給出了時鐘、輸入數據與模擬輸出之間的時序關係。一般情況下，Ｉ通道數據?ＩＤ?在時鐘信號的下降沿舜嬀?淹ǖ朗??ＱＤ?則在時鐘信號的上裳廝?妗＃捎耄淹ǖ賴氖涑鐾?痹謔敝有藕諾南亂桓鏨仙?乇凰⑿隆?/p>

３線串口可用來控制ＭＡＸ５８６５的工作模式。上電時，首先必須通過編程使ＭＡＸ５８６５工作在所希望的模式下。利用３線串口對器件編程可以使器件工作在關斷、空閒、待機、Ｒｘ、Ｔｘ或Ｘｃｖｒ模式下，同時可由一個８位數據寄存器來設置工作模式，並可在所有六種模式下使串口均保持有效。在關斷模式下，ＭＡＸ５８６５的模擬電路均被關斷，ＡＤＣ的數字輸出被置爲三態模式，從而最大限度地降低了功耗；而空閒模式時，只有基準與時鐘分配電路上電，所有其它功能電路均被關斷，ＡＤＣ輸出被強制爲高阻態。而在待機狀態下，只有ＡＤＣ基準上電，器件的其它功能電路均關斷，流水線ＡＤＣ亦被關斷，ＤＡ０～ＤＡ７爲高阻態。

２、 ＭＡＸ５８６５的典型應用

ＭＡＸ５８６５能以ＦＤＤ或ＴＤＤ模式工作在各種不同的應用中?如在ＷＣＤＭＡ＃常牽校 ?ＦＤＤ?與４Ｇ技術的ＦＤＤ用中棍於Ｘｃｖｒ模式；蛟冢裕模?櫻茫模停痢ⅲ祝茫模停粒?常牽校?ＴＤＤ?、ＩＥＥＥ８０２＃保保幔?猓?緙埃桑牛牛 ８０２．１６等ＴＤＤ應用中在Ｔｘ與Ｒｘ模式間切換等。在ＦＤＤ模式下，ＡＤＣ和ＤＡＣ可同時工作，且當ｆＣＬＫ 爲 ４０ＭＨｚ時，消耗的功率爲７５．６ｍＷ。實際上，ＡＤＣ總線與ＤＡＣ總線是分開的，並與數字基帶處理器通過１８位（８位ＡＤＣ與１０位ＤＡＣ）並行總線進行連接。而在ＴＤＤ模式下，ＡＤＣ與ＤＡＣ交替工作，ＡＤＣ與ＤＡＣ總線共享，它們一起構成１０位並行總線連到數字基帶處理器，並可通過３線串行接口選擇Ｒｘ模式以啓用ＡＤＣ或選擇Ｔｘ模式啓用ＤＡＣ。由於在Ｒｘ模式下，ＤＡＣ內核被禁用而不能發送；而Ｔｘ模式下，ＡＤＣ總線爲高阻態，從而消除了雜散輻射，同時也避免總線衝突。在ＴＤＤ模式下，當ｆＣＬＫ爲４０ＭＨｚ時，Ｒｘ模式下的功耗爲６３ｍＷ，Ｔｘ模式下的ＤＡＣ功耗爲３８．４ｍＷ。

圖３所示是ＭＡＸ５８６５工作在ＴＤＤ模式的應用電路，該方案提供了完整的８０２．１１ｂ射頻前端解決方案。由於ＭＡＸ５８６５的ＤＡＣ採用共模電壓爲１．４Ｖ的全差分模擬輸出，而ＡＤＣ具有較寬的輸入共模範圍，可以直接與ＲＦ收發器接口，因此可省去電平轉換電路所需要的分立元件和放大器。同時，由於內部產生共模電壓免除了編碼發生器的電平偏移或由電阻電平偏移引起的衰減，ＤＡＣ保持了全動態範圍。ＭＡＸ５８６５的ＡＤＣ具有１ＶＰ－Ｐ滿量程範圍，可接受ＶＤＤ／２ ?±２００ｍＶ?的輸入共模電平。由於可以省去分立的增益放大器與電平諄輝???虼思蚧?耍遙普?喚獾髕饔耄粒模彌?淶哪Ｄ飩涌凇?/p>

３、 設計注意事項

３．１ 系統時鐘輸入（ＣＬＫ）

ＭＡＸ５８６５芯片的ＡＤＣ與ＤＡＣ共享同一ＣＬＫ輸入，該輸入接受由ＯＶＤＤ設定的ＣＭＯＳ兼容信號電平，範圍爲１．８Ｖ至ＶＤＤ。由於器件的級間轉換取決於外部時鐘上升沿和下降沿的重複性，因此，設計時應採用具有低抖動、快速上升和下降（＜２ｎｓ）的時鐘。特別是在時鐘信號的上升沿進行採樣時，其上升沿的抖動更應儘可能地低。任何明顯的時鐘抖動都會影響片上ＡＤＣ的ＳＮＲ性能。

實際上，欠採樣應用對時鐘抖動的要求更嚴格，由於此時有可能將時鐘輸入作爲模擬輸入對待，因此，佈線時應避開任何模擬輸入或其它數字信號線。ＭＡＸ５８６５的時鐘輸入工作在ＯＶＤＤ／２電壓閾值下，能接受５０％±１５％的佔空比。

３．２ 基準配置

ＭＡＸ５８６５內部具有精密的１．０２４Ｖ內部帶隙基準，該基準可在整個電源供電範圍與溫度範圍內保持穩定。在內部基準模式下，ＲＥＦＩＮ接ＶＤＤ時的ＶＲＥＦ是由內部產生的０．５１２Ｖ。ＣＯＭ、ＲＥＦＰ、ＲＥＦＮ均爲低阻輸出，電壓分別爲ＶＣＯＭ＝ＶＤＤ／２、ＶＲＥＦＰ＝ＶＤＤ／２＋ＶＲＥＦ／２、ＶＲＥＦＮ＝ＶＤＤ／２－ＶＲＥＦ／２。分別用０．３３μＦ電容作爲ＲＥＦＰ、ＲＥＦＮ與ＣＯＭ引腳的旁路電容，並用０．１μＦ電容將ＲＥＦＩＮ旁路到ＧＮＤ。

在外部基準模式下，在ＲＥＦＩＮ引腳一般應

施加１．０２４Ｖ±１０％的電壓。該模式下，ＣＯＭ、ＲＥＦＰ與ＲＥＦＮ均爲低阻輸出，電壓分別爲ＶＣＯＭ＝ＶＤＤ／２、ＶＲＥＦＰ＝ＶＤＤ／２＋ＶＲＥＦ／４、ＶＲＥＦＮ＝ＶＤＤ／２－ＶＲＥＦ／４。可分別用０．３３μＦ電容作爲ＲＥＦＰ、ＲＥＦＮ與ＣＯＭ引腳的旁路電容，並用０．１μＦ電容將ＲＥＦＩＮ旁路到ＧＮＤ。在該模式下，ＤＡＣ的滿量程輸出電壓和共模電壓均與外部基準成正比。例如，若ＶＲＥＦＩＮ增加１０％（最大值），則ＤＡＣ的滿量程輸出電壓也增加１０％或達到±４４０ｍＶ，同時共模電壓也將增加１０％。

３．３ 輸入／輸出耦合電路

通常，ＭＡＸ５８６５在全差分輸入信號下可提供比單端信號更好的ＳＦＤＲ與ＴＨＤ性能，尤其是在高輸入頻率的情況下。在差分模式下，當輸入?ＩＡ！ⅲ傘?粒?ⅲ眩粒?ⅲ眩粒?對稱時Ｅ即渦巢ɑ岣?停?⑶頤柯罰粒模檬淙虢魴枰?ザ四Ｊ叫藕虐詵?囊話搿６?ü?瞧膠獗溲蠱骺晌?ザ誦藕旁粗寥?罘中藕諾淖?惶峁┏鏨?慕餼齜槳福?⒖苫竦眉?訓模粒模眯閱堋５比唬?諉揮蟹瞧膠獗溲蠱韉那榭魷攏?部梢允褂迷朔爬辭??停粒兀擔福叮檔模粒模茫?聳保?停粒兀桑凸?鏡模停粒兀矗常擔常?停粒兀矗矗擔吹仍朔瘧憧商峁└咚佟⒋?懟⒌馱肷?氳褪д嫘閱埽?員３質淙胄藕諾耐暾?浴?/p>

３．４ 線路板佈線

ＭＡＸ５８６５需要採用高速電路佈線設計技術，電路佈局可以參考ＭＡＸ５８６５評估板數據資料。所有旁路電容應儘可能靠近器件安裝，並與器件位於電路板的同側，同時應該選用表貼器件以減小電感。可用０．１μＦ陶瓷電容與２．２μＦ電容並聯，以將ＶＤＤ旁路到ＧＮＤ；也可用０．１μＦ陶瓷電容與２．２μＦ電容並聯將ＯＶＤＤ旁路到ＯＧＮＤ；同時分別用０．３３μＦ陶瓷電容將ＲＥＦＰ、ＲＥＦＮ與ＣＯＭ旁路到ＧＮＤ；而用０．１μＦ電容將ＲＥＦＩＮ旁路到ＧＮＤ。

通過具有獨立地平面與電源平面層的多層板可以獲得最佳的信號完整性。模擬地（ＧＮＤ）與數字輸出驅動地（ＯＧＮＤ）應採用獨立的地平面，並分別與器件封裝上的物理位置相匹配，ＭＡＸ５８６５裸露的背面焊盤接到ＧＮＤ平面，兩個地平面應單點相連，以使噪聲較大的數字地電流不會影響模擬地平面。兩個地平面之間空隙上的一點通常是單點共地的最佳位置，可以用一個低阻值的表貼電阻（１Ω至５Ω）、磁珠或直接短路來完成該連接。如果該地平面與所有噪聲較大的數字系統地平面?如後惺涑齷撼迤骰潁模櫻械仄矯?充分隔離Ｒ部梢允顧?薪擁匾?毆蠶磽?桓齙仄矯妗４送猓?咚偈?中藕挪枷哂υ獨朊舾械哪Ｄ廡藕挪枷擼?勻繁ＤＤ饈淙胗胂嚶Φ淖?黃韝衾耄?跣⊥ǖ蘭淶拇?擰Ｍ?庇θ繁Ｋ?行藕乓?呔】贍芏蹋?⒂Ρ苊猓梗啊闋?恰?/p>